2004年11月17日発表

  横河電機株式会社（本社：東京都武蔵野市中町2－9－32　社長：内田　勲　資本金：323億600万円）は、当社の半導体テスタビジネスのコンセプトである「テストコストの削減」を実現する新しいテストソリューションとして、高速SoCテストシステム「TS6000H＋＋（プラスプラス）」を来年1月から発売しますので、お知らせします。　　　　　　　　
  当社は、本製品を12月1日から幕張メッセで開催される「セミコンジャパン 2004」に出展する予定です。

　本製品は、高性能デバイスの歩留まりを向上させるために、SoCテストシステムとして好評の「TS6000H＋」のドライバタイミング精度を大幅に向上させたものです。「TS6000H＋＋」の発売により、当社が提案してきたLSIのテストコスト低減に加え、歩留まり向上を実現するソリューション提案をさらに推し進めます。

開発の背景

　あらゆる電子機器に使用されるLSIは、回路技術や加工技術の進歩により、高速化、高機能化の一途をたどっています。これらのデバイスの機能をチェックするLSIテスタに要求される機能も、より高速化・高精度化しています。
　このような要求を実現するためにテスタの高速化・高機能化を進めると、どうしてもテスタの価格が高くなり、LSIの価格に占めるテストコストの割合が増え続けることになってしまいます。特にSoCデバイスでは、300mmウエハのような大型化や微細化によるチップ単価の低下によって、テストコストの割合が増加しています。そして、BIST（ビスト）* やSCAN（スキャン）* といった機能や、高速インターフェースがデバイスに盛り込まれるようになってきており、デバイスの入力信号のタイミングテストが極めて重要となってきています。
  このような状況のなかで、各デバイスメーカにとっては、テストコストの削減、歩留まりの向上が重要な課題となっています。そのためには、従来のように開発向けに高精度のテスタを導入するだけではなく、生産ライン向けに低価格で精度の高いテスタが必要になっています。
　当社は、従来からテスタの高速化・高機能化とテストコスト削減を両立するために、さまざまなソリューションを提案してきました。今回発売する「TS6000H＋＋」は、ドライバタイミング精度（EPA：Edge Placement Accuracy）の大幅アップを図り、歩留まり向上を実現しました。そのうえ、既存機種との完全な互換性を確保し、既存機種との併用を可能としています。これらにより、トータルコストの削減を提案します。
(*) BIST・SCAN：いずれもデバイスのテストを容易化するための手法。
Build in Selftest（ビルトインセルフテスト）の略で、デバイスの中に自己診断する機能を盛り込むこと。
SCANは、デバイスの良否チェック。機能テストの前に行う。

 

「TS6000H＋＋」の特長
　

１．		ドライバタイミング精度（EPA）向上 SoCのテストに重要なEPAを、従来の±175ps（ピコセコンド）から±100psに約60%向上させました。これにより、テスタ側の能力不足のために不良判定されていたデバイスを高いタイミング精度でテストすることができます。データレート750MHzとあわせて、DDR*、LVDS**、USB2.0 などの高速インターフェースを持つデバイスの歩留まり向上に役立ちます。 (*) DDR：Double Date Rateの略。クロック信号の立ち上がりと立ち下がりの両方でデータの書き　　　込みができる。 (**)LVDS：Low Voltage Differential Signalingの略。高速データ伝送方式の規格で、外部からのノイズに強く、電磁波の発生が少ないなどの特長を持つ。
２．		クラストップレベルのタイミング精度を低価格で実現 一億円近い高価なシステムになりがちな水冷タイプと同等の性能を、空冷タイプで実現したことにより、低価格を実現しました。と同時に、設置スペースの小型化やメンテナンスの容易さなどにより、トータル運用コストを含めて2倍以上のコストパフォーマンスを達成しました。
３．		現行機種「TS6000H＋」と完全互換 お客様の持つ、さまざまな資産をそのまま利用できる、現行モデルとの完全互換を確保しています。

【　主な市場　】
　 携帯電話や、薄型テレビといったデジタル家電などに使用されるSoCメーカ

【　用　    途　】
   SoCのウエハテスト、ファイナルテスト

【　販売目標（海外での販売を含む）　】
　 2004年度　　  40台　　　
   2005年度　　200台

この分野における当社のとりくみ
　
　当社は、1983年にICテスタ市場に参入し、主としてアナログテスタ、ミックスドシグナルテスタの分野で業績を伸ばしてきました。1997年には、コストパフォーマンスを重視したシステムLSIテスタ「TS6000」を発売し、「テストコストの削減」に向けて業界をリードしてきました。
　具体的には、基本的な機能を搭載したプラットフォームをベースに、さまざまなテストに必要な機能を基板ユニットとして付加することによって、最適なテストを低コストで実現するY-TIP（Yokogawa Test Intellectual Property）や、回路設計の際の仮想テスト環境と量産テスト用のLSIテスタを共通プラットフォームで有機的に結合することによって、開発から量産までに要する期間（TAT：Turn Around Time）を劇的に短縮する“V★R Test Planner”、IEEEで標準化されたテストデータ言語ＳTILに準拠した“STIL★TestHighway”によって、デバイスの設計・テスト・故障解析などの各種ツールを有機的かつシームレスに融合することができる、従来にない斬新なテストソリューションを提案してきました。
　当社は、これらのテストソリューションをベースに、「TS6000H++」をより高速・高精度・多機能なテスタへと進化させていきます。

以上

 

●本製品に関するお客様からのお問い合わせ・資料請求先：
　 半導体テストソリューション事業部
 　TEL：0422‐52‐9770　FAX：0422‐52‐2159